• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種可確保高氣密性的測試用載具。其為一種的測試用載具10A，包括用來保持芯片90之基底基板21A及為了覆蓋芯片90而與基底基板21A重疊的被覆基板31A，其特徵在於：包括位於基底基板21A與被覆基板31A之間並且包圍芯片90的密封元件24。
    公开号:TW201303324A
    申请号:TW101109436
    申请日:2012-03-20
    公开日:2013-01-16
    发明作者:Yoshinari Kogure；Takashi Fujisaki；Kiyoto Nakamura
    申请人:Advantest Corp；
    IPC主号:G01R31-00
    专利说明:
    測試用載具及基板組合體
    本發明是關於一種測試用載具及該測試用載具之基板組合體，其可為了測試形成於芯片上之積體電路等電子電路而暫時封裝於該芯片。
    作為用來暫時封裝從矽晶圓切割出之晶片狀電子零件的測試用封裝體，已知有一種發明(關於範例，請參照專利文獻1)，其可在第一基板與第二基板之間夾持電子零件，抽吸該第一基板與第二基板之間的氣體，將電子零件封裝於測試用封裝體內。 [專利文獻]
    [專利文獻1]國際公開第2010/109739號
    在上述之封裝體中，利用外界之大氣壓力使電子零件端子與基板側端子接觸，所以，形成於第一基板與第二基板之間的空間需要高氣密性。
    本發明所欲解決之課題為，提供一種可確保高氣密性的測試用載具及該測試用載具之基板組合體。
    本發明之測試用載具包括用來保持電子零件之基底基板及為了覆蓋上述電子零件而與上述基底基板重疊的被覆基板，其特徵在於：包括位於上述基底基板與上述被覆基板之間並且包圍上述電子零件的密封元件。
    在上述發明中，上述密封元件可由具有導電性之環狀彈性材料所構成。
    在上述發明中，上述基底基板或上述被覆基板可具有黏著於上述密封元件的黏著材料。
    在上述發明中，上述密封元件可具有可插入上述被覆基板或上述基底基板之一部分的溝。
    在上述發明中，上述基底基板或上述被覆基板可具有與上述密封元件接觸的平滑部。
    在上述發明中，上述密封元件可由糊狀之膠質材料或薄片狀之膠質材料所構成。
    在上述發明中，上述電子零件可藉由切割半導體晶圓來形成。
    在上述發明中，形成於上述基底基板與上述被覆基板之間且用來收納上述電子零件的收納空間可受到減壓，以使其壓力小於外部氣體。
    本發明之板組合體為測試用載具之基板組合體，其特徵在於：包括基板、環狀之密封元件及設置於上述基板且黏著於上述密封元件上的黏著材料。
    在上述發明中，上述密封元件可由具有導電性之彈性材料所構成。
    本發明之基板組合體為測試用載具之基板組合體，其特徵在於：包括基板及環狀之密封元件，上述密封元件具有可插入上述基板之一部分的溝。
    在上述發明中，上述密封元件可由具有導電性之彈性材料所構成。
    在本發明中，由於基底基板與被覆基板之間有密封元件存在，所以，可確保高氣密性。
    以下將根據圖面來說明本發明之實施型態。 <<第1實施型態>>
    第1圖為表示本發明實施型態中之電子零件製造工程之一部分的流程圖。
    在本實施型態中，於切割半導體晶圓之後(第1圖之步驟S10之後)並且在進行最後之封裝之前(步驟S50之前)，進行嵌入芯片90之積體電路等電子電路的測試(步驟S20~步驟S40)。
    在本實施型態中，首先，將芯片90暫時封裝至測試用載具10A中(步驟S20)。接著，透過此測試用載具10A使芯片90與測試裝置(未圖示)作電子連接，藉此，進行在芯片90上所形成之電子電路的測試(步驟S30)。然後，當此實驗完成時，分解測試用載具10A，從該測試用載具10A取出芯片90(步驟S40)，對此芯片90進行正式封裝，藉此，電子零件變成最終製品。
    以下，在本發明之第1實施型態中，將說明暫時封裝(虛擬封裝)芯片90的測試用載具10A。
    第2圖至第5圖為表示本實施型態中之測試用載具的圖，第6圖為表示該測試用載具之基底基板組合體的圖，第7圖為表示配線圖案之變形例的圖，第8圖至第13圖為表示本實施型態中之測試用載具之變形例的剖面圖。
    本實施型態中之測試用載具10A如第2圖至第4圖所示，包括載置有芯片90的基底基板組合體20、以覆蓋芯片90之方式與基底基板組合體20重疊的被覆基板31A。此測試用載具10A在減壓至壓力少於大氣壓力的狀態下，於基底基板組合體20與被覆基板31A之間夾入芯片90，藉此，保持芯片90。
    基底基板組合體20包括基底基板21A及密封元件24，基底基板21A具有基底釘架22及基底薄膜23。
    基底釘架22具有高度的剛性(至少是比基底薄膜23、被覆薄膜33還高的剛性)，其為在中央形成矩形之開口221的剛性基板。此基底釘架22可由聚醯胺醯亞胺樹脂、陶瓷、玻璃等材料構成。
    基底薄膜23為具有可撓性的薄膜，其藉由接著劑(未圖示)貼附於含有中央開口221之基底釘架22的整個面。如此，在本實施型態中，於具有可撓性之基底薄膜23上，貼附有剛性相當高之基底釘架22，所以，得以提高基底基板21A之可掌握性。
    如第5圖所示，此基底薄膜23具有上面有配線圖案231形成的基底層232、被覆此此基底層232的被覆層233。基底薄膜23之基底層232及被覆層233兩者皆由聚亞醯胺薄膜所構成。配線圖案231可藉由對積層於基底層232上之銅箔進行蝕刻來形成。
    如第5圖及第6圖所示，配線圖案231的其中一端透過被覆層233的通孔234連接至焊墊236。在此焊墊236上，連接有芯片90的電極91。另一方面，配線圖案231的另一端透過被覆層233的通孔235連接至外部端子237。此外部端子237在進行芯片90之電子電路的測試時，有測試裝置的接觸銷與之接觸。
    基底基板組合體20的密封元件24如第2圖至第4圖所示，為設置於上述基底基板21A上且具有導電性的環狀彈性材料。此密封元件24可由在橡膠原料上添加碳黑、金屬粉末等導電體的導電性橡膠構成，具體地說，可採用導電性矽橡膠等。
    此密封元件24具有形狀與基底釘架22之中央開口221對應的內孔241。另外，如第5圖所示，此密封元件24若從平面觀看，為了使中央開口221與內孔241在實質上一致，透過黏著材料25貼附於基底薄膜23上。此黏著材料25具有電子絕緣性，具體地說，可採用在基材兩面具有黏著層的兩面膠帶、接著劑等。此外，可不使用黏著材料25而將密封元件24直接貼附於基底薄膜23上。
    密封元件24可採用糊狀或薄片狀的膠質材料。此種膠質材料的具體例包括以矽為主原料的膠質材料(如株式會社Taica製的α GEL(註冊商標))。
    當密封元件24採用糊狀的膠質材料時，可將該膠質材料直接塗佈在基底薄膜23上。另一方面，當密封元件24採用薄片狀的膠質材料時，可透過黏著材料25將該膠質材料貼附於基底薄膜23上，或不透過黏著材料25而直接將該膠質材料貼附於基底薄膜23上。
    另一方面，測試用載具10A的被覆基板31A也包括被覆釘架32及被覆薄膜33。
    被覆釘架32具有高度的剛性(至少是比基底薄膜23、被覆薄膜33還高的剛性)，其為在中央形成矩形之開口321的剛性基板。此被覆釘架32和基底釘架22相同，可由聚醯胺醯亞胺樹脂、陶瓷、玻璃等材料構成。
    被覆薄膜33為具有聚亞醯胺薄膜等之可撓性的薄膜，其藉由接著劑(未圖示)貼附於含有中央開口321之被覆釘架32的整個面。如此，在本實施型態中，於具有可撓性之被覆薄膜33上，貼附有剛性相當高之被覆釘架32，所以，得以提高被覆基板31A之可掌握性。順帶一提，在此被覆薄膜33上，和上述之基底薄膜23不同，不形成配線圖案。
    此外，上述密封元件24不貼附於基底薄膜23，而是可透過黏著材料25貼附於被覆薄膜33上。
    以上所說明的測試用載具10A以下面的方式來組合。
    亦即，首先，在電極91之位置對準焊墊236的狀態下，將芯片90載置於基底基板21A的基底薄膜23上。載置於基底薄膜23上的芯片90位於密封元件24的內孔241內，被環狀的密封元件24包圍。此外，基底基板21A上貼附有密封元件24，預先形成基底基板組合體20。
    接著，在減壓至氣體小於大氣壓力的環境下，透過密封元件24在基底基板21A上重疊被覆基板31A，在基底基板21A與被覆基板31A之間夾入芯片90。此時，為了使基底薄膜23與被覆薄膜33直接接觸，在基底基板21A重疊被覆基板31A。
    接著，在基底基板21A與被覆基板31A之間夾入芯片90的狀態下，使測試用載具10A返回大氣壓力環境，藉此，在基底基板21A與被覆基板31A之間所形成的收納空間11(參照第3圖)內保持芯片90。
    此外，芯片90的電極91與基底薄膜23的焊墊236無法以焊接之類的技術來固定。在本實施型態中，收納空間11內的氣體減壓至低於外部氣體，所以，可藉由基底薄膜23與被覆薄膜33按壓芯片90，使芯片90的電極91與基底薄膜23的焊墊236相互接觸。
    又，在本實施型態中，密封元件24位置介於基底基板21A與被覆基板31A之間，所以，可提高形成於基底基板21A與被覆基板31A之間的收納空間11的氣密性。
    又，在本實施型態中，對密封24賦予導電性，藉此，可抑制上述之分解工程(第1圖之步驟S40)中之基底基板21A與被覆基板31在剝離時所產生的靜電，進而可抑制因靜電放電效應(ESD：Electro Static Discharge)而導致芯片90之電子電路劣化或損傷的情況。
    又，在本實施型態中，即使配線圖案231的存在使基底薄膜23的表面形成凹凸，黏著材料25也會埋掉該凹凸，所以，可維持密封元件24所產生的氣密性。
    再者，在本實施型態中，於基底基板21A上貼附密封元件24，預先形成基底基板組合體20，當組合測試載具10A時，藉由掌握該組合體20，作業性提高。
    此外，配線圖案231不特別受到上述之構造的限制。例如，如第7圖所示，配線圖案231的一部分可藉由在基底薄膜23的表面進行噴墨印刷而即時形成。或者，可藉由噴墨印刷來形成整個配線圖案231。
    在本實施型態中，即使具有導電性之密封元件24位於在基底薄膜23上露出的配線圖案231上，由於具有電子絕緣性的黏著材料25介於密封元件24與配線圖案231之間，所以其間的電子絕緣性得以確保。
    此外，焊墊236的位置及外部端子237的位置不受到特別限定，可為以下將說明的第8圖至第13圖所示的構造，或為這些構造的組合體。
    例如，如第8圖所示的第1變形例，可將焊墊236形成於基底薄膜23的上面，將外部端子237形成於基底釘架22的下面。在此情況下，連接焊墊236和外部端子237的導電電路238形成於基底薄膜23和基底釘架22上。
    又，如第9圖所示的第2變形例，可將焊墊236形成於基底薄膜23的上面，將外部端子237形成於基底薄膜23的下面。在此情況下，導電電路238形成於基底薄膜23上。
    又，如第10圖所示的第3變形例，可將焊墊236形成於被覆薄膜33的下面，將外部端子237形成於被覆釘架32的上面。在此情況下，導電電路238形成於被覆薄膜33和被覆釘架32上。此外，雖然未特別圖示出來，可採用與第9圖所示之範例相同的要領，將外部端子237形成於被覆薄膜33的上面。
    又，如第11圖所示的第4變形例，可將焊墊236形成於基底薄膜23的下面，將外部端子237形成於基底釘架22的上面。在此情況下，導電電路238形成於被覆薄膜33、基底薄膜23及基底釘架22上。
    再者，當芯片90在上面及下面具有電極91時，如第12圖所示的第5變形例，將焊墊236形成於基底薄膜23及被覆薄膜33這兩邊，並且，將外部端子237形成於基底釘架22及被覆釘架32這兩邊。
    又，當芯片90較厚時，如第13圖所示的第6變形例，可透過基底釘架22、被覆釘架32及密封元件24形成相向狀態，在基底基板21A上重疊被覆基板31A。 <<第2實施型態>>
    第14圖及第15圖為表示本發明第2實施型態中之測試用載具的圖。
    如第14圖所示，本實施型態中之測試用載具10B包括基底基板21A及被覆基板組合體30，被覆基板組合體30具有被覆基板31A及密封元件34。
    此外，本實施型態中之基底基板21A及被覆基板31A和第1實施型態相同，所以，附加相同符號並省略其說明。
    被覆基板組合體30的密封元件34如第14圖及第15圖所示，為安裝於被覆基板31A上且具有導電性的環狀彈性元件。此密封元件34與在第1實施型態中所說明的密封元件24相同，可由添加有碳黑、金屬粉末等導電體的導電性橡膠構成，具體而言，可採用導電性矽橡膠等。
    此密封元件34具有內孔341，其有與被覆釘架32之中央開口321對應的形狀。又，此密封元件34具有內周溝342，其中，被覆基板31A之外周部分橫跨整個周緣而插入。
    此外，在第14圖及第15圖所示的範例中，於被覆基板31A上，整個被覆釘架32插入密封元件34之內周溝342，但此點並不受到特別的限定，可僅將被覆釘架32之外周部分插入內周溝342。
    本實施型態中之測試用載具10B的組合方式與上述第1實施型態中之測試用載具10A相同，但在事前於被覆基板31A上安裝密封元件34並預先形成被覆基板組合體30這一點，與第1實施型態不同。
    在本實施型態中，與第1實施型態相同，密封34介於基底基板21A與被覆基板31A之間，所以，可提高形成於基底基板21A與被覆基板31A之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件34賦予導電性，藉此，在上述之分解工程(第1圖之步驟S40)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。
    再者，在本實施型態中，對被覆基板31A貼附密封元件34，預先形成被覆基板組合體30，在組合測試載具10B時可掌握該組合體30，於是，作業性提高。
    於是，在本實施型態中，對密封元件34之內周溝342插入被覆基板31A之外周部分，所以，不需要用來將密封元件34安裝在被覆基板31A上的黏著材料。
    此外，當芯片90較厚時，可使基底釘架22與被覆釘架32透過密封元件34而相向，在基底基板21A上重疊被覆基板31A。
    第16圖為表示本實施型態中之測試用載具之變形例的圖。
    此外，如第16圖所示，在基底薄膜23與密封元件34之間，可放置具有電子絕緣性的絕緣薄膜26。此絕緣薄膜26透過黏著材料貼附於基底薄膜23上。
    藉此，即使配線圖案231之存在使基底薄膜23之表面凹凸不平，絕緣薄膜26也能確保平滑面，所以，密封元件34可維持氣密性。
    又，即使基底薄膜23上有配線圖案231露出，具有電子絕緣性的絕緣薄膜26介於配線圖案231與密封元件34之間，所以，密封元件34與配線圖案231之間的電子絕緣性得以確保。
    此外，可取代絕緣薄膜26，在基底薄膜23上與密封元件34相向的位置上，僅對基材的單面貼附具有黏著層的單面膠帶或印刷焊接光阻劑等，藉此，確保平滑面。本實施型態中之絕緣薄膜26、單面膠帶或焊接光阻劑相當於本發明中之平滑部之一例。
    又，可取代被覆基板31A，將上述之密封元件34貼附於基底基板21A上。在此情況下，為了提高密封元件34之密合度，可在被覆薄膜33與密封元件34之間設置絕緣薄膜26。 <<第3實施型態>>
    第17圖為表示本發明第3實施型態中之測試用載具的圖。
    在本實施型態中，基底基板的構造與第1實施型態不同，但除此之外的構造與第1實施型態相同。
    如第17圖所示，本實施型態中之基底基板21B具有高度的剛性(至少為比被覆薄膜33高的剛性)，其僅由不具有中央開口的平板狀剛性基板構成。此基底基板21B可由聚醯胺醯亞胺樹脂、陶瓷、玻璃等材料構成。此外，雖未特別圖示出來，基底基板21B可藉由單層或多層的印刷配線板構成，藉此，可在基底基板21B上形成配線圖案231。
    在本實施型態中也是一樣，密封元件24介於基底基板21B與被覆基板31A之間，保持於基底基板21B與被覆基板31A之間的芯片90被環狀的密封元件24包圍。此外，如同在第1實施型態中所說明的，藉由黏著材料，密封元件24可預先貼附於基底基板21B或被覆基板31A上。
    在本實施型態中，與第1實施型態相同，密封元件24介於基底基板21B與被覆基板31A之間，所以，可提高形成於基底基板21B與被覆基板31A之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件24賦予導電性，所以，在第1圖之步驟S40(分解工程)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。
    此外，當芯片90較厚時，可使基底基板21B與被覆釘架32透過密封元件24而相向，在基底基板21B上重疊被覆基板31A。 <<第4實施型態>>
    第18圖為表示本發明第4實施型態中之測試用載具的圖。
    在本實施型態中，被覆基板的構造與第1實施型態不同，但除此之外的構造與第1實施型態相同。
    如第18圖所示，本實施型態中之被覆基板31B具有高度的剛性(至少為比基底薄膜23高的剛性)，其僅由不具有中央開口的平板狀剛性基板構成。此被覆基板31B可由聚醯胺醯亞胺樹脂、陶瓷、玻璃等材料構成。
    在本實施型態中也是一樣，密封元件24介於基底基板21A與被覆基板31B之間，保持於基底基板21A與被覆基板31B之間的芯片90被環狀的密封元件24包圍。此外，與第1實施型態相同，藉由黏著材料，密封元件24可預先貼附於基底基板21A或被覆基板31B上。
    在本實施型態中，與第1實施型態相同，密封元件24介於基底基板21A與被覆基板31B之間，所以，可提高形成於基底基板21A與被覆基板31B之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件24賦予導電性，所以，在第1圖之步驟S40(分解工程)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。
    此外，當芯片90較厚時，可使基底釘架22與被覆基板31B透過密封元件24而相向，在基底基板21A上重疊被覆基板31B。 <<第5實施型態>>
    第19圖為表示本發明第5實施型態中之測試用載具的圖。
    在本實施型態中，被覆基板的構造與第1實施型態不同，但除此之外的構造與第1實施型態相同。
    如第19圖所示，本實施型態中之被覆基板31C僅由上述之被覆薄膜33構成。
    在本實施型態中也是一樣，密封元件24介於基底基板21A與被覆基板31C之間，保持於基底基板21A與被覆基板31C之間的芯片90被環狀的密封元件24包圍。此外，如同在第1實施型態中所說明的，藉由黏著材料，密封元件24可預先貼附於基底基板21A或被覆基板31C上。
    在本實施型態中，與第1實施型態相同，密封元件24介於基底基板21A與被覆基板31C之間，所以，可提高形成於基底基板21A與被覆基板31C之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件24賦予導電性，所以，在第1圖之步驟S40(分解工程)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。
    此外，當芯片90較厚時，可使基底釘架22透過密封元件24而與被覆基板31C相向，在基底基板21A上重疊被覆基板31C。 <<第6實施型態>>
    第20圖為表示本發明第6實施型態中之測試用載具的圖。
    在本實施型態中，基底基板的構造與第1實施型態不同，但除此之外的構造與第1實施型態相同。
    如第20圖所示，本實施型態中之基底基板21C僅由上述之基底薄膜23構成。
    在本實施型態中也是一樣，密封元件24介於基底基板21C與被覆基板31A之間，保持於基底基板21C與被覆基板31A之間的芯片90被環狀的密封元件24包圍。此外，如同在第1實施型態中所說明的，藉由黏著材料，密封元件24可預先貼附於基底基板21C或被覆基板31A上。
    在本實施型態中，與第1實施型態相同，密封元件24介於基底基板21C與被覆基板31A之間，所以，可提高形成於基底基板21C與被覆基板31A之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件24賦予導電性，所以，在第1圖之步驟S40(分解工程)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。
    此外，當芯片90較厚時，可使被覆釘架32透過密封元件24而與基底基板21C相向，在基底基板21C上重疊被覆基板31A。 <<第7實施型態>>
    第21圖為表示本發明第7實施型態中之測試用載具的圖。
    本實施型態之測試用載具由第3實施型態所說明之基底基板21B(參照第17圖)及第5實施型態所說明之被覆基板31C(參照第19圖)所構成。
    在本實施型態中也是一樣，密封元件24介於基底基板21B與被覆基板31C之間，保持於基底基板21B與被覆基板31C之間的芯片90被環狀的密封元件24包圍。此外，如同在第1實施型態中所說明的，藉由黏著材料，密封元件24可預先貼附於基底基板21B或被覆基板31C上。
    在本實施型態中，與第1實施型態相同，密封元件24介於基底基板21B與被覆基板31C之間，所以，可提高形成於基底基板21B與被覆基板31C之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件24賦予導電性，所以，在第1圖之步驟S40(分解工程)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。 <<第8實施型態>>
    第22圖為表示本發明第8實施型態中之測試用載具的圖。
    本實施型態之測試用載具由第6實施型態所說明之基底基板21C(參照第20圖)及第4實施型態所說明之被覆基板31B(參照第18圖)所構成。
    在本實施型態中也是一樣，密封元件24介於基底基板21C與被覆基板31B之間，保持於基底基板21C與被覆基板31B之間的芯片90被環狀的密封元件24包圍。此外，如同在第1實施型態中所說明的，藉由黏著材料，密封元件24可預先貼附於基底基板21C或被覆基板31B上。
    在本實施型態中，與第1實施型態相同，密封元件24介於基底基板21C與被覆基板31B之間，所以，可提高形成於基底基板21C與被覆基板31B之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件24賦予導電性，所以，在第1圖之步驟S40(分解工程)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。 <<第9實施型態>>
    第23圖為表示本發明第9實施型態中之測試用載具的圖。
    本實施型態之測試用載具由第6實施型態所說明之基底基板21C(參照第20圖)及第5實施型態所說明之被覆基板31C(參照第19圖)所構成。
    在本實施型態中也是一樣，密封元件24介於基底基板21C與被覆基板31C之間，保持於基底基板21C與被覆基板31C之間的芯片90被環狀的密封元件24包圍。此外，如同在第1實施型態中所說明的，藉由黏著材料，密封元件24可預先貼附於基底基板21C或被覆基板31C上。
    在本實施型態中，與第1實施型態相同，密封元件24介於基底基板21C與被覆基板31C之間，所以，可提高形成於基底基板21C與被覆基板31C之間的收納空間11的氣密性。
    又，在本實施型態中，與第1實施型態相同，對密封元件24賦予導電性，所以，在第1圖之步驟S40(分解工程)中，可抑制因ESD導致芯片90的電子電路劣化或損傷。
    此外，以上所說明之實施型態是為了容易理解本發明而記載，而非為了限定本發明而記載。所以，於上述之實施型態中所揭示的各要素亦包含屬於本發明之技術範圍的所有設計變更物、同等物等。
    例如，在第14圖至第23圖所示的第2至第9實施型態中，可採用第8圖至第12圖所示的導電電路。又，在第17圖至第23圖所示的第3至第9實施型態中，可採用第2實施型態所說明的密封元件34來取代密封元件24。
    又，第1至第9實施型態中之基底基板與被覆基板之間的尺寸關係並不受到特別的限定。可使基底基板比被覆基板大，亦可使基底基板比被覆基板小，或者，可使基底基板與被覆基板具有相同尺寸。
    10A,10B‧‧‧測試用載具
    11‧‧‧收納空間
    20‧‧‧基底基板組合體
    21A~21C‧‧‧基底基板
    22‧‧‧基底釘架
    221‧‧‧中央開口
    23‧‧‧基底薄膜
    231‧‧‧配線圖案
    232‧‧‧基底層
    233‧‧‧被覆層
    234,235‧‧‧通孔
    236‧‧‧焊墊
    237‧‧‧外部端子
    238‧‧‧導電電路
    24‧‧‧密封元件
    241‧‧‧內孔
    25‧‧‧黏著材料
    26‧‧‧絕緣薄膜
    30‧‧‧被覆基板組合體
    31A~31C‧‧‧被覆基板
    32‧‧‧被覆釘架
    321‧‧‧開口
    33‧‧‧被覆薄膜
    34‧‧‧密封元件
    341‧‧‧內孔
    342‧‧‧內周溝
    90‧‧‧芯片
    91‧‧‧電極
    第1圖為表示本發明實施型態中之電子零件製造工程之一部分的流程圖。
    第2圖為本發明第1實施型態中之測試用載具的分解立體圖。
    第3圖為本發明第1實施型態中之測試用載具的剖面圖。
    第4圖本發明第1實施型態中之測試用載具的分解剖面圖。
    第5圖為第4圖之V部的放大圖。
    第6圖為表示本發明第1實施型態中之測試用載具之基底基板組合體的平面圖。
    第7圖為表示本發明第1實施型態中之配線圖案之變形例的平面圖。
    第8圖為表示本發明第1實施型態中之測試用載具之第1變形例的分解剖面圖。
    第9圖為表示本發明第1實施型態中之測試用載具之第2變形例的分解剖面圖。
    第10圖為表示本發明第1實施型態中之測試用載具之第3變形例的分解剖面圖。
    第11圖為表示本發明第1實施型態中之測試用載具之第4變形例的分解剖面圖。
    第12圖為表示本發明第1實施型態中之測試用載具之第5變形例的分解剖面圖。
    第13圖為表示本發明第1實施型態中之測試用載具之第6變形例的分解剖面圖。
    第14圖為表示本發明第2實施型態中之測試用載具的剖面圖。
    第15圖為表示本發明第2實施型態中之測試用載具的分解剖面圖。
    第16圖為表示本發明第2實施型態中之測試用載具之變形例的分解剖面圖。
    第17圖為表示本發明第3實施型態中之測試用載具的分解剖面圖。
    第18圖為表示本發明第4實施型態中之測試用載具的剖面圖。
    第19圖為表示本發明第5實施型態中之測試用載具的剖面圖。
    第20圖為表示本發明第6實施型態中之測試用載具的剖面圖。
    第21圖為表示本發明第7實施型態中之測試用載具的剖面圖。
    第22圖為表示本發明第8實施型態中之測試用載具的剖面圖。
    第23圖為表示本發明第9實施型態中之測試用載具的剖面圖。
    10A‧‧‧測試用載具
    11‧‧‧收納空間
    20‧‧‧基底基板組合體
    21A‧‧‧基底基板
    22‧‧‧基底釘架
    23‧‧‧基底薄膜：
    24‧‧‧密封元件
    31A‧‧‧被覆基板
    32‧‧‧被覆釘架
    33‧‧‧被覆薄膜
    90‧‧‧芯片
    221‧‧‧中央開口
    241‧‧‧內孔
    321‧‧‧開口
    权利要求:
    Claims (12)
    [1] 一種測試用載具，包括用來保持電子零件之基底基板及為了覆蓋上述電子零件而與上述基底基板重疊的被覆基板，其特徵在於包括：密封元件，位於上述基底基板與上述被覆基板之間並且包圍上述電子零件。
    [2] 如申請專利範圍第1項之測試用載具，其中，上述密封元件由具有導電性之環狀彈性材料所構成。
    [3] 如申請專利範圍第1項之測試用載具，其中，上述基底基板或上述被覆基板具有黏著於上述密封元件的黏著材料。
    [4] 如申請專利範圍第1項之測試用載具，其中，上述密封元件具有可插入上述被覆基板或上述基底基板之一部分的溝。
    [5] 如申請專利範圍第4項之測試用載具，其中，上述基底基板或上述被覆基板具有與上述密封元件接觸的平滑部。
    [6] 如申請專利範圍第1項之測試用載具，其中，上述密封元件由糊狀之膠質材料或薄片狀之膠質材料所構成。
    [7] 如申請專利範圍第1至6項中任一項之測試用載具，其中，上述電子零件藉由切割半導體晶圓來形成。
    [8] 如申請專利範圍第1至6項中任一項之測試用載具，其中，形成於上述基底基板與上述被覆基板之間且用來收納上述電子零件的收納空間受到減壓，以使其壓力小於外部氣體。
    [9] 一種基板組合體，其為測試用載具之基板組合體，其特徵在於包括：基板；環狀之密封元件；及黏著材料，設置於上述基板且黏著於上述密封元件上。
    [10] 如申請專利範圍第9項之基板組合體，其中，上述密封元件由具有導電性之彈性材料所構成。
    [11] 一種基板組合體，其為測試用載具之基板組合體，其特徵在於包括：基板；及環狀之密封元件；上述密封元件具有可插入上述基板之一部分的溝。
    [12] 如申請專利範圍第11項之基板組合體，其中，上述密封元件由具有導電性之彈性材料所構成。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5529154B2|2014-06-25|試験用キャリア
    JP2008085245A|2008-04-10|静電チャック
    TWI484198B|2015-05-11|Test vehicle and substrate assembly
    JP2010135737A|2010-06-17|半導体装置
    KR20010062698A|2001-07-07|반도체 장치
    JP2010016096A|2010-01-21|電子部品
    JPH1126678A|1999-01-29|電子部品のリード構造
    KR101772490B1|2017-08-30|인쇄회로기판 어셈블리
    US20090065922A1|2009-03-12|Semiconductor device package structure
    TWI453419B|2014-09-21|Test vehicle
    TWI461697B|2014-11-21|Test carrier
    CN111448539A|2020-07-24|触控显示屏及其制作方法以及显示设备
    TWI479163B|2015-04-01|A combination of a test carrier and a test carrier
    KR101444088B1|2014-09-26|시험용 캐리어
    JP2009206293A|2009-09-10|半導体装置およびその製造方法
    JP6813682B2|2021-01-13|電子部品収納用パッケージ、電子装置および電子モジュール
    JP2011159661A|2011-08-18|半導体装置及び半導体装置の製造方法
    JP2013084665A|2013-05-09|半導体装置
    JP2013079879A|2013-05-02|試験用キャリア
    JP2005158618A|2005-06-16|エラストマコネクタ
    KR20080074656A|2008-08-13|반도체 패키지
    JP2006093307A|2006-04-06|半導体装置及び電子部品の製造方法
    JP2004039402A|2004-02-05|電気コネクタ
    同族专利:
    公开号 | 公开日
    US20120268157A1|2012-10-25|
    JP5702701B2|2015-04-15|
    JP2012233870A|2012-11-29|
    CN102751226A|2012-10-24|
    US8970243B2|2015-03-03|
    KR101388974B1|2014-04-25|
    KR20120120009A|2012-11-01|
    TWI484198B|2015-05-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP3061954B2|1991-08-20|2000-07-10|株式会社東芝|半導体装置|
    US5402077A|1992-11-20|1995-03-28|Micromodule Systems, Inc.|Bare die carrier|
    US5355079A|1993-01-07|1994-10-11|Wentworth Laboratories, Inc.|Probe assembly for testing integrated circuit devices|
    US5468157A|1993-10-29|1995-11-21|Texas Instruments Incorporated|Non-destructive interconnect system for semiconductor devices|
    JP3491700B2|1994-03-18|2004-01-26|富士通株式会社|半導体集積回路装置の試験用キャリア|
    US5986459A|1994-03-18|1999-11-16|Fujitsu Limited|Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier|
    US5828224A|1994-03-18|1998-10-27|Fujitsu, Limited|Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit|
    JP2877011B2|1994-12-20|1999-03-31|日本電気株式会社|ベアチップテストキャリア|
    JP2899543B2|1995-06-08|1999-06-02|信越ポリマー株式会社|半導体パッケージ接続用ソケット|
    KR0175268B1|1996-05-10|1999-04-01|김광호|수평 하향식 접속 방식의 베어 칩 테스트 장치|
    JP4162058B2|1996-06-21|2008-10-08|富士通株式会社|半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法|
    US6639416B1|1996-07-02|2003-10-28|Micron Technology, Inc.|Method and apparatus for testing semiconductor dice|
    US6040702A|1997-07-03|2000-03-21|Micron Technology, Inc.|Carrier and system for testing bumped semiconductor components|
    JP4000638B2|1997-09-26|2007-10-31|モレックスインコーポレーテッド|バーンインソケット|
    JP3949256B2|1998-02-19|2007-07-25|富士通株式会社|半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置|
    US6208156B1|1998-09-03|2001-03-27|Micron Technology, Inc.|Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems|
    US6127833A|1999-01-04|2000-10-03|Taiwan Semiconductor Manufacturing Co.|Test carrier for attaching a semiconductor device|
    JP3984773B2|2000-03-17|2007-10-03|株式会社ルネサステクノロジ|半導体装置|
    US7041533B1|2000-06-08|2006-05-09|Micron Technology, Inc.|Stereolithographic method for fabricating stabilizers for semiconductor devices|
    CN1168129C|2000-11-23|2004-09-22|崇越科技股份有限公司|晶片测试载架|
    US6469909B2|2001-01-09|2002-10-22|3M Innovative Properties Company|MEMS package with flexible circuit interconnect|
    JP3542080B2|2001-03-30|2004-07-14|リンテック株式会社|半導体チップ担持用接着テープ・シート、半導体チップ担持体、半導体チップマウント方法および半導体チップ包装体|
    JP2002299378A|2001-03-30|2002-10-11|Lintec Corp|導電体付接着シート、半導体装置製造方法および半導体装置|
    US6972486B2|2003-09-12|2005-12-06|Atmel Corporation|Low profile carrier for non-wafer form device testing|
    DE112004002235T5|2003-11-25|2006-10-19|Ntn Corporation|Lager mit IC-Kennzeichnung und Dichtung dafür|
    CN1328779C|2004-09-21|2007-07-25|威盛电子股份有限公司|芯片测试夹具及其上盖|
    AT462276T|2006-01-26|2010-04-15|Sonion Mems As|Elastomerschild für miniaturmikrofone|
    US7463496B2|2006-03-09|2008-12-09|Laird Technologies, Inc.|Low-profile board level EMI shielding and thermal management apparatus and spring clips for use therewith|
    US7838975B2|2008-05-27|2010-11-23|Mediatek Inc.|Flip-chip package with fan-out WLCSP|
    KR101316049B1|2009-03-27|2013-10-07|가부시키가이샤 어드밴티스트|제조 장치, 제조 방법 및 패키지 디바이스|JP5752002B2|2011-10-04|2015-07-22|株式会社アドバンテスト|試験用キャリア|
    JP6392010B2|2014-07-03|2018-09-19|株式会社アドバンテスト|試験用キャリア|
    US9860988B2|2014-12-20|2018-01-02|Intel Corporation|Solder contacts for socket assemblies|
    法律状态:
    2019-02-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011093867||2011-04-20||
    JP2011236482A|JP5702701B2|2011-04-20|2011-10-27|試験用キャリア|
    [返回顶部]